DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 03248413

ACTIVE MATRIX LIQUID CRYSTAL DISPLAY

PUB. NO.:

02-223913 [JP 2223913 A]

PUBLISHED:

September 06, 1990 (19900906)

INVENTOR(s): TAKAHATA MASARU

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-043000 [JP 8943000]

FILED:

February 27, 1989 (19890227)

INTL CLASS:

[5] G02F-001/133; G02F-001/133; G02F-001/136; G09F-009/30

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS - Optical Equipment); 44.9

(COMMUNICATION -- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS)

JOURNAL:

Section: P, Section No. 1134, Vol. 14, No. 530, Pg. 21,

November 21, 1990 (19901121)

#### ABSTRACT

PURPOSE: To accomplish the display of half tone owing to contrivance for the constitution of a circuit by discharging a display signal impressed on the electrode of a liquid crystal terminal only via the off-resistance of a TFT both when a TFT Q(sub 1) is an on-state and a TFT Q(sub 2) is in an off-state and when the TFT Q(sub 1) is in the off-state and the TFT Q(sub 2) is the on-state.

CONSTITUTION: As to the constitution of the circuit, the optional display signal VDT impressed on optional one dot is impressed on the drain of the TFT Q(sub 1) which is constituted in one dot and the source of the Q(sub 1) is connected to the drain of the TFT Q(sub 2). The source of the Q(sub 2) is connected to the electrode of the liquid crystal terminal and transfer gate TFT selection voltage VSC is impressed on the gate of the Q(sub 1), then the selection voltage VG of one line of a display part is impressed on the gate of the Q(sub 2). Therefore, sufficient effective voltage is between the liquid crystal terminals even if the crossimpressed resistance generated by the superposition of the scanning electrode and the signal electrode in the display part is not so high. Thus, the normal display of an image including the display of the half tone is obtained. A large area and high definition liquid crystal display is easily formed and the cost of the display is made low.

### ⑩日本暨特許庁(JP)

(1) 特許出願公開

平2-223913

# @公開特許公報(A)

❸発明の名称 アクティブマトリクス液晶ディスプレイ

❷特 顧 平1−43000

❷出 顋 平1(1989)2月27日

位発明者高高高。 B 天女県日立市久慈町4026香地株式会社日立製作所日立研

究所内

**创出 顧 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地** 

OH 理 人 并理士 小川 勝男 外2名

姐 景 晝

#### 1.発明の名称

( )

アクティブマトリクス被馬ディスプレイ

#### 2. 特許請求の報酬

- 1. アクテイブマトリクス被基デイスプレイにおいて、任意の1ドントに印加される任意の決定をあるTFT (fhim Film Transistor) Quaのドレインに印加され、QuaのソースはTFTQaのドレインに印加され、Quaのゲートには異なるタインに接続され、Quaのゲートには異なるタイミングでオン電圧 Vu(TFTのしきい確定圧 Vuはオフ電圧 (Vr 以下の電圧) 以中間されることを特徴とするアクテイブマトリクス被基デイスプレイ。
- 2. アクテイブマトリクス被馬デイスプレイの表示部内の1ドントの構成において、表示信号 Votは少なくとも直列に2個以上接続された TPTを介して被品端子に印加され、少なくと も1ドント内の全てのTPTは対じタイミング

でオン状態或いはオフ状態にならないことを特徴とするアクティブマトリクス被品ディスプレイ。

- 3. アクティブマトリクス被品ディスプレイにおいて、少なくとも2ドント以上の表示信号を貸時に決示部に印加し、1ドント内のTPTの構成は上記線収填1式いは2記載の構成であることを特徴とするアクティブマトリクス被品ディスプレイ。
- 4. 上記録求項1,2,3記載のTPTは多結品 シリコンで形成することを特徴とするアクティ プマトリクス波晶デイスプレイ。
- 5.上記請求項1,2,3,4記載のデイスプレイはガラス基領上に形成することを特徴とするアクティブマトリクス被品ディスプレイ。
- 6. 上記請求項1、2、3、4、5記載のアクティブマトリクス被量デイスプレイをワープロ・パソコン、カメラ、ワークステーション等に組み込んだことを特徴とする表示システム。
- 3. 漫場の評議な誤明

#### 〔産業上の村用分野〕

本労略は彼品デイスプレイに係り、特にアクテ イブマトリクス被益デイスプレイの中国関表示に 対途な日路方式及び駆動方式に関する。

#### (使来の技術)

従来、アクテイブマトリクス被品デイスプレイにおいて、表示信号を多定マトリクススインチ部によって制料し、マトリクス郡ごとに表示信号を表示部に入力する方法は何えば特別昭56~98394号に記されている。ここで、上記従来技術を説明するために、多堂マトリクススインチ方式を用いた場合の表示部内の1ドント内の国路構成と留号側取前図路との構成を第2頃に示す。

第2回において、Vertt表示信号、VacとトランスフアゲートTPTQaのゲートに印加されるトランスフアゲートTPT通択能圧、Cesseは信号線から見た1ラインの容量、Reresaは信号線から見た1ラインの定金電極と信号電極との重なりにより生じるクロス価値、Voは表示部1ラインの選択電圧、Qaは1ドント内のTPT、Cess

Rereas を充分高くすることが極めて困難である。 よつて、第2回の困难構成においてQe がオン状 態で且つQs がオフ状態になると、VotはRereas を延由して朝時に放電してしまう。これでは液晶 磨子間に充分な実効度圧が印解されないため、正 骨な関係表示が得られない。特に 0・1 V 程度の 制御を必要とする中間調表示を行う場合には10<sup>9</sup> Ω程度の極めて高弧抗のReress が要求される。

本発明の目的はRevosa が充分高くなくても日 発表式を工夫することにより中国調表示を可能に することにある。

#### 【雑題を解決するための手段】

上記日的はアクテイブマトリクス被基デイスプレイにおいて、任意の1ドント内に印象される任意の表示信号では1ドント内に集成される
TPTQ1のドレインに印加され、Q1のソース
はTPTQ5のドレインに接続され、Q1のソース
は被品増子電極に接続され、Q1のプート
には異なるテイミングでオン電圧VE(TPTのし
会い値電圧VT以上の電圧) 吹いはオコ電圧(VT

#### 特爾平2-223913(2)

は対抗共通電腦に印加する直流電圧。Cacは1ド ツト内の液晶容量を示す。文、下部にVc, Vac. Varのタイミングチヤートを示す。動作としては、

- 1) Ve がオン電圧(TPTのしまい値電圧 VT 以上の電圧)、即ちTPTQa がオン状態で 且つ、Varがオン電圧、即ちTPTQa がオン状態の時、任意の表示信号Varは少なくてもTFTQa を臨由してCalas及びCacに印加される。
- 2) Ve ポオン電圧、即ちTPTQ。 ポオン状態で且つ、Vacポオフ電圧(TPTのVr 以下の電圧)、即ちTPTQ。 ポオフ状態の時、 Caise 及びCacに印加された表示信号 VpTはRcress とQa のオフ能抗(オフ状態におけるソース,ドレイン関係的) Restal を経由して放電される。
- 3) V aがオフ電圧、即ちTPTQ。がオフ状態の時、Cecに印加された表示値号 VotはQ。のオフ紙軟Rossaを転由して放電される。
  - 4) 以下、1) ~3) を繰り返す。

【発明が解決しようとする課題】

ところで、鬼状プロセスでは大量症において

以下の電圧)が印加される駆動にすることにより 連成される。

#### (作用)

上記回路線成だと、エPTQ:がオン状態で見ってPTQ。がオフ状態の時、或いはエPTQ。がオフ状態で見つてPTQ。がオン状態の時どちらの場合も被品格子電腦に印加された表示信号
VptはTPTのオフ抵抗及sas(オフ状態におられ、カース、ドレイン関係抗)のみ延由して放電される。即5、上記回路線成だとCatに印加された
Vptは比較的低低抗であるReross を組由して放電されることはない。よつて、このことにより放電されることはない。よので、このことになり被電力である。

#### (実施例)

以下、本発明の一実施例を第1世により説明する。

第1団は表示部1ドント内の本発明の基本目路 構成を示したものである。ここで、国路構成とし ては任意の1ドントに印加される任意の表示信号

( )

### 特团平2-223913(3)

Votは 1 ドット内に構成されるTPT Q1 のドレインに印制され、Q1 のソースはTPT Q2 のドレインに接続され、Q2 のソースは被品類子電機に接続され、Q2 のゲートにはトランスフアゲートTPT選択電圧 Vacが印加され、Q2 のゲートには表示係の1ラインの選択電圧 Va が印加される構成である。

ここで、Va, Vac, Var のタイミングチヤートを第1回の下学に示している。又、第1世において、Caleoは信号級から見た1ラインの容量、Reress は信号級から見た1ラインの走査電視と信号電板との意なりにより生じるクロス保険、Cacは1ドツト内の放品容量 Vees は対抗共通電阻に印加する直流電圧を示す。動作としては、

- 1) Va がオン電圧(TPTのしきい値電圧 Vr 以上の電圧)、即ちTPTQ1 がオン状態で 且つ、Vacがオン電圧、即ちTPTQ1 がオン状 盤の時、任意の表示信号VorはTPTQ1 及び TPTQ1 を経由してC1eに印象される。
  - 2) V゚ がオン電圧、即ちTFTQg がオン状

1ドット内にはα+1個のTPTが用いられている。このうちα値のTPT (Qsei~Qses) のゲートにはトランスフアゲートTPT選択電圧Vsci~Vsca がおのおの印象され、残りのTPTQsのゲートには表示部1ラインの選択電圧Va が印象される。

又、誘致したTFTのソース。ドレイン電子は 互いに接続されており、一番左端のTPTQaci のドレインには任意の表示信号Votが印加され、 一番右端のTPTQaのソースには核晶類子電腦が接続されている。 両、医中においてCaiseは信号 が接続されている。 両、医中においてCaiseは信号 がある見た1ラインの容量、Raresaは信号 から見た1ラインの定金電と信号電腦との試な りにより生じるクロス低低、Cacは1ドント内の 液品容量 Vasa は対抗共運電値に印加する直流電 圧を示す。

「又、∇a, Vaca~Vaca, Vat のタイミングチャートを関中の下部に示している。 動作としては、

1) Ver がオン電圧、即ちてPTQ。 がオン状 量で且つ、 Vaci~ Vaca会でがオン電圧、即ち だで且つ、Vacがオフ電圧(TPTのVT 以下の電圧)、即ちTPTQ:がオフ状態の時、Cickの加された表示信号VotはQ:のオツ抵抗Rosas (オフ状態におけるソース。ドレイン関抵抗)のみ解由して放棄される。

3) Vo がオフ電圧、即ちてドT Qs がオフ状 雌の時、Ceeに印加された表示哲学 Votは少なく ともQs のオフ括抗Ressisを組由して放電される。

4) 以下、1) ~3) を無り返す。

上記録略成だと、いかなる動作状態においてもCacに印象されたVortは比較的高抵抗である
TFTのオフ抵抗を経由して放電される。 古い族
えればCacに印象されたVorはどのような動作条
件においても比較的依据抗であるRevess(を経由
して放電されることはない。よつて、上記日時様
成にすることにより被最増予防に充分な実効電圧
が印象されるので中間調発示を含む正常な顕像表
示が得られる。

第3回は表示部1ドット内の本発明の一回路構成を示したものである。 誰に示しているように、

TPTQsct~Qscs全てがオン状態の時、任意の 表示個号VatはTPTQsct~Qscs, Qs を経由 してCscに印象される。

2) Vo がオン電圧、即ちてドT Qs がオン状態で且つ、VACI~Vscsの一部がオフ電圧、即ちてドT Qaci~Qscsの一部がオフ状態の時、 Csc に印象された表示信号 VDTは Qaci~Qscsの中のオフ状態になつたT PTのオフ抵抗を経由して放電される。

3) Vo がオン電圧、即ちTFTQ5 がオン状態で且つ、Vact~Vacaの会てがオフ電圧、即ちTFTQact~Qacaのすべてがオフ状態の時、 Cacに印卸された表示信号VoyはQact~Qacaの

金でのオフ部状 $\Sigma$  Rocan を組由して放電される。 k=1

4) Va がオフ電圧、弾ちTPTQs がオフ状態の弾、Cacに印象された表示信号 VDTは少なくともQs のオフ抜牧Razzaを経由して放電される。

5) 以下、1)~4) を繰り返す。

上記目路構成だと、いかなる動作状態において

( )

持留平2-223913 (4)

もCacに用無されたVorは比較的資格的である
TPTのオフ盤気を疑由して放電される。言い美
えればCacに用無されたVorはどのような動作条
件においても比較的経想故であるRevesa を雇由
して放電されることはない。よって、上記四路機
成にすることにより被暴勢子間に充分な実物電圧
が印加されるので中間調表示を含む正常な関係表
示が得られる。

 見た1 ラインの容量、Revers は信号値から見た 1 ラインの定定性性と信号性値との重なりにより 生じるクロス抵抗、Cscは <math>1 ドツト内の液晶容量 Vsock対抗共通電極に印象する変換性圧を示す。

又、Vc、Vac、Vot のタイミングチヤートを 関中の下部に示している。動作としては、

- 1) Va ポオン電圧、即ちTPTQa ポオン状態で且つ、Vacポオン電圧、即ちTPTQac1~Qaca 全でポオン状態の時、任常の表示信号VpTはQac1~Qaca, Qa を経由してCacに印象される。
- 2) Vo がオン電圧、即ちTPTQsがオン状態で且つ、Vscがオフ電圧、即ちTPTQscs~Qscs 全てがオフ状態の時、Cscに印加された表示領导
  Vp7はQscs~Qscsの全てのオフ抵抗 Z Roise Malut放電される。
- 3) Ve がオフ電圧、即ちTFTQs がオフ状 集の時、Cecに印象された表示哲号 Verは少なく ともQa のオフ製鉄Resssを統由して装電される。

## 4) 以下、1)~4) 社論り選す。

上記回路構成だと、いかなる操作状態においてもCacに印加されたVorは比較的高級教である
TPTのオフ級抗を経由して放電される。 含い換えればCacに印加されたVorはどのような操作を 特においても比較的低級技であるReress を経由して放電されることない。よつて、上記回路構成 にすることにより被品類子間に充分な実効電圧が 印加されるので中間調表示を含む正常な資金表示が得られる。

第5-1間は本地冑をN×M本の白黒表示VDT に適用した場合の一実施例である。ここで表示信 号 Vartは 8ドット分間時に入力している(多意マ トリクススイツチ方式)。 関中において Vari~ Vata は表示信号、 Vai~ Vasは表示部1ライン の選択電圧、 Vaci~ Vasaはトランスファゲート TFT選択電圧である。

第5-2間は第5→1間に余した∀ot~∀enの タイミングテヤートである。 間中において fr は フレーム海波数を示し、1/fr は一種変を構成 する時間を示す。操作としてはVai~Vasは1/ (r 秒の間に走査ラインN本を展次選択していく。 第5-3回は第5-1回に示したVaci~Vaca。 Vati~Vataのタイミングチャートである。回中 において1/(fr·N)は一つの走宝ラインが選択 されている時間であり、3/(fr·N・M) は1つ のトランスファゲート下ド丁選択常圧がオン電圧 (TFTのVT 以上の電圧) になっている時間で ある。操作としてはVaca~Vacaは1/(fr·N) 秒の間に借号ラインM本にトランスファゲート TFTを経由して任意の表示領号Vata系

上記四路構成だと、1) LCD(Liguid Crystal Display)パネルと信号個外部四路との接続点数の 回域、2) 信号個外部回路のコストの伝統等の利点がある。

56日は本発明を用いた場合の周辺四端内蔵アクテイブマトリクス被基ディスプレイのシステム 構成を示したものである。関中において1はガラス基板、2は本発明を用いて構成した表示部。3

### 特閱平2-223913 (5)

は走宝伽脳の関係、4は付き伽黒の経路、5は升 部制物四路である。四中において表示部2,定金 伽藍の四路3,信号伽藍の四路4のトランジスタ は多級品シリコン丁P丁で形成されており、外部 四路5は早額品シリコンで形成されている。

上記載品デイスプレイのシステムを用いることにより、1) LCDパネルと外部四路との装装点数の大幅削減、2) 外部回路のコスト低減等の利点がある。又、上記被品デイスプレイのシステムをワープロ、パソコン、カメラ、ワークステーション等の表示システムに組み込むことにより、

1) システムのコンパクト化、2) システムの低 コスト化等の利点がある。

#### (発電の効果)

( )

本是明によれば表示部内の走室電板と信号電板との重なりにより生ずるクロス紙銘が充分高くなくても、彼品場子間には充分な実物電圧が印象されるので、1)中間関表示を含む正常な調像表示が得られる。2)大画教被品ディスプレイが容易に形成できる。3)実着観波品ディスプレイが容易に形成できる。3)実着観波品ディスプレイが容

場に形成できる。4)被馬ディスプレイの低コスト化が計れる等の効果がある。

#### 4、福岡の信単な説明


第1階、第3階、第4世 本発明の一変集例の 表示部1ドント内の日路構成団、第2団は多重マトリクススインテ方式を用いた場合の従来の表示 部内1ドント内の四路構成と信号機能動回路との 構成団、第5-1回、第5-2回、第5-3回は 本発明をN×以本の白馬表示 V D T に適用した場合の構成団、第6世は本発明を用いた場合の同 四路内産アクティブマトリクス被量ディスプレイのシステム機成団である。

1 …ガラス基値、2 …本売明を用いて構成した表示部、3 … 定変値駆動回路、4 …信号値駆動回路、5 …外部制御回路。


代理人 杂理士 小川野男()










## 第2図




特開平2-223313 (6)









( )




## 西面の許さ(内容に変更なし)



## 特団平2-223913 (7)





手 統 徳 正 昔(カ大)

特許作 長 官 官 田 文 载 妆

水井の数分

え 明 の 名 な アクテイブマトリタス製品デ

相正をする者

()

**事件との関係 特許出個人** 

A # (SAO) 株式企业 · 日 立 製 作 所

代 理 人 M 66(Pres) 東京都子代田区九の内一丁目 5 番 1 号 作べ会社 リュ祖が折り 写み 65222-1110人代

荷里命令の日付 干成1年5月30日(発送日)

商館の第5日⇒上び第6日

4 F A D X

至の内で 服者に最初に銀付した時間の第5個⇒とび第9 国の浄者・発展のと⇒り(内容に変更なした。 1、6.23

-85-